PAT-NO:

JP406102536A /

DOCUMENT-IDENTIFIER:

JP 06102536 A

TITLE:

THIN FILM TRANSISTOR ARRAY

PUBN-DATE:

April 15, 1994

INVENTOR-INFORMATION:

NAME

MATSUMOTO, SHINZO MATSUNAGA, KUNIYUKI KUMAOKA, SHUNICHI SATO, YUKIHIRO OWADA, JUNICHI KONDO, HIRONORI TSUKII, NORIO

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO:

JP04252516

APPL-DATE:

September 22, 1992

INT-CL (IPC): G02F001/136, H01L029/784

US-CL-CURRENT: 349/42

ABSTRACT:

PURPOSE: To remedy a line defect due to a short circuit between a data line

and a gate line to prevent a spot defect, and to disable the line defect to

remedied owing to the irradiation of a semiconductor layer for intersection insulation with light, and also to adapt the thin film transistor array to

monochromatic display device by maintaining a high opening rate and approximating a pixel shape to a square.

CONSTITUTION: Branch paths DL1 and DL2 which branch a data line DL at

part of intersection with a gate line GL and are connected in parallel are provided. An electric conductor DL3 to a drain electrode SD2 is branched

the common bus part of the data line DL. Semiconductor layers AS1 and AS2

inserted into the intersection of the data line DL and gate line GL are separated by branch paths DL1 and DL2. The branch paths DL1 and DL2, thin film

transistors TFT1 and TFT2, and a holding capacitor Cadd are arranged in a straight line.

COPYRIGHT: (C)1994, JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-102536

(43)公開日 平成6年(1994)4月15日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/136	500	9018-2K		
H 0 1 L 29/784				
		9056-4M	H01L 29/78 3	11 A

審査請求 未請求 請求項の数5(全 18 頁)

(21)出願番号	特顯平4-252516	(71)出願人	000005108	
	•		株式会社日立製作所	
(22)出願日	平成 4 年(1992) 9 月22日		東京都千代田区神田駿河台四丁目 6番地	
		(72)発明者	松本 信三	
			千葉県茂原市早野3300番地 株式会社日立	
			製作所茂原工場内	
		(72)発明者	松永 邦之	
			千葉県茂原市早野3300番地 株式会社日立	
			製作所茂原工場内	
		(72)発明者	熊岡 俊一	
			千葉県茂原市早野3300番地 株式会社日立	
			製作所茂原工場内	
		(74)代理人	弁理士 小川 勝男	
	•		最終頁に続く	


(54)【発明の名称】 薄膜トランジスタアレイ

(57)【要約】

【目的】データラインDLとゲート線GLとの短絡による線欠陥を救済し、その救済による点欠陥を未然に防止する。交差部絶縁用の半導体層に光が当たって線欠陥救済ができなくなることを防止する。開口率を高く維持し、画素形状を正方形に近付けモノクロ表示デバイスに適合させる。

【構成】データラインDLをゲートラインGLとの交差 部で枝別れさせ並列に接続される分岐パスDL1、DL 2を設ける。ドレイン電極SD2への配線DL3はデー タラインDLの共通バス部分から分岐させる。データラ インDLとゲート線GLとの交差部に挿入する半導体層 AS1、AS2は分岐パスDL1、DL2毎に分離す る。分岐パスDL1、DL2、薄膜トランジスタTFT 1、TFT2及び保持容量Caddは一直線状に配置する。

図 1



【特許請求の範囲】

【請求項1】各々が半導体層から成る第一群の島と、ソ ース、ドレイン及びゲートを有す複数の薄膜トランジス タと、上記複数のドレインを電気的に接続する複数のド レイン線と、上記複数のゲートを電気的に接続し、上記 複数のドレイン線と絶縁層を介してほぼ直交する複数の ゲート線とを具備して成り、上記ドレイン線及びゲート 線の一方を複数のパスに並列に分岐させて他方と交差さ せ、上記パスの各々と上記他方との間に、上記半導体層 から成りそれぞれが分離された複数の第二群の島を挿入 10 して成ることを特徴とする薄膜トランジスタアレイ。

【請求項2】各々がソース電極、ドレイン電極及びゲー ト電極を有する複数の薄膜トランジスタと、上記複数の ドレインを電気的に接続する複数のドレイン線と、上記 複数のゲートを電気的に接続し、上記複数のドレイン線 と絶縁層を介してほぼ直交する複数のゲート線とを具備 して成り、上記ドレイン線は共通のバス部分と、上記ゲ ート線との交差部で並列に枝分かれする第一及び第二の 分岐部分と、上記バス部分から枝分かれし上記ドレイン 電極に接続される第三の分岐部分とを有し、上記第一、 第二及び第三の分岐部分は共に並行の関係に有る箇所を 有することを特徴とする薄膜トランジスタアレイ。

【請求項3】上記並行の関係に有る箇所は一直線状に位 置することを特徴とする請求項2記載の薄膜トランジス タアレイ。

【請求項4】上記ゲート線は上記ゲート電極及びコンデ ンサの電極をも兼ねており、上記ゲート線の走る方向で 隣合う画素の上記交差部を結ぶ直線上には上記トランジ スタの半導体層と上記コンデンサが配置されていること を特徴とする請求項2記載の薄膜トランジスタアレイ。 【請求項5】各々がソース電極、ドレイン電極及びゲー ト電極を有する複数の薄膜トランジスタと、上記複数の ドレインを電気的に接続する複数のドレイン線と、上記 複数のゲートを電気的に接続し、上記複数のドレイン線 と絶縁層を介してほぼ直交する複数のゲート線とを具備 して成り、上記ゲート線は共通のバス部分と、上記ドレ イン線との交差部で並列に枝分かれする第一及び第二の 分岐部分と、上記バス部分から枝分かれし上記ゲート電 極に接続される第三の分岐部分とを有し、上記第一、第 することを特徴とする薄膜トランジスタアレイ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタアレ イに係り、特に、薄膜トランジスタを使用したアクティ ブ・マトリクス方式の表示装置、なかでも液晶表示装置 に関する。

[0002]

【従来の技術】アクティブ・マトリクス方式の液晶表示 装置は、マトリクス状に配列された複数の画素電極のそ 50 2

れぞれに対応して非線形素子 (スイッチング素子)を設 けたものである。各画素における液晶は理論的には常時 駆動 (デューティ比 1.0) されているので、時分割駆動 方式を採用している、いわゆる単純マトリクス方式と比 ベてアクティブ方式はコントラストが良く、特にカラー 液晶表示装置では欠かせない技術となりつつある。スイ ッチング素子として代表的なものとしては薄膜トランジ スタ (TFT)がある。

【0003】なお、薄膜トランジスタを使用したアクテ ィブ・マトリクス方式の液晶表示装置は、例えば特開昭 63-309921号公報や、「冗長構成を採用した1 2.5型アクティブ・マトリクス方式カラー液晶ディスプ レイ」、日経エレクトロニクス、頁193~210、1986年12 月15日、日経マグロウヒル社発行、で知られている。 【0004】このようなアクティブ・マトリクス方式の 液晶表示装置を製造する際に生じる欠陥の一つとして、 トランジスタ部のゲートードレイン短絡や配線部のゲー ト線ードレイン線短絡があり、このような欠陥は、大面 積になるに従ってその確率が著しく増え、線状の欠陥と なって目につきやすくなるので、深刻である。このよう な線状の欠陥を救済する方法としてドレイン線又はゲー ト線の一方をそれらの交差部で並列に分岐させること が、例えば特開昭58-88985号公報、同61-2 49078号公報、実開昭61-181号公報で知られ ている。

[0005]

【発明が解決しようとする課題】本発明の一つの目的 は、線欠陥や点欠陥を救済できる薄膜トランジスタアレ イを提供することである。

【0006】本発明の他の目的は、レーザ修正による救 済が簡単にできる薄膜トランジスタアレイを提供するこ とである。

【0007】本発明の他の目的は、開口率の高い薄膜ト ランジスタアレイを提供することである。

【0008】本発明の更に他の目的は、信頼性の高い薄 膜トランジスタアレイを提供することである。

【0009】

【課題を解決するための手段】本発明の一実施例によれ ば、ドレイン線にゲート線との交差部で共通のバス部分 二及び第三の分岐部分は共に並行の関係に有る箇所を有 40 から並列に枝分かれする分岐パスを設け、上記共通のバ ス部分から枝分かれしてドレイン電極に接続される別の 分岐配線を設けた薄膜トランジスタアレイ液晶表示装置 が提供される。

[0010]

【作用】ドレイン線とゲート線の短絡による線欠陥は、 該当する分岐パスを切断することにより救済され、その 際、ドレイン電極につながる配線は分岐パスからでなく 共通のバス部分から枝分かれしているため影響されず、 点欠陥の副作用を未然に防止できる。

[0011]

【実施例】本発明、本発明の更に他の目的及び本発明の 更に他の特徴は図面を参照した以下の説明から明らかと なるであろう。

【0012】《アクティブ・マトリクス液晶表示装置》 以下、アクティブ・マトリクス方式のカラー液晶表示装 置にこの発明を適用した実施例を説明する。なお、以下 説明する図面で、同一機能を有するものは同一符号を付 け、その繰り返しの説明は省略する。

【0013】《マトリクス部の概要》図2はこの発明が 装置の一画素とその周辺を示す平面図、図3は図2の3 -3切断線における断面を示す図、図4は図2の4-4 切断線における断面図である。

【0014】図2に示すように、各画素は隣接する2本 の走査信号線(ゲート信号線または水平信号線)GL と、隣接する2本の映像信号線(ドレイン信号線または 垂直信号線) D L との交差領域内(4本の信号線で囲ま れた領域内)に配置されている。各画素は薄膜トランジ スタTFT、透明画素電極 ITO1および保持容量素子 Caddを含む。走査信号線GLは図では左右方向に延在 し、上下方向に複数本配置されている。映像信号線DL は上下方向に延在し、左右方向に複数本配置されてい る。

【OO15】図3に示すように、液晶層LCを基準にし て下部透明ガラス基板SUB1側には薄膜トランジスタ TFTおよび透明画素電極 I TO 1 が形成され、上部透 明ガラス基板SUB2側には遮光用ブラックマトリクス パターンBMが形成されている。透明ガラス基板SUB 1、SUB2の両面にはディップ処理等によって形成さ れた酸化シリコン膜SIOが設けられている。

【0016】上部透明ガラス基板SUB2の内側(液晶 LC側)の表面には、遮光膜BM、保護膜PSV2、共 通透明画素電極 I TO2 (COM) および上部配向膜O RI2が順次積層して設けられている。

【0017】《マトリクス周辺の概要》図5は上下のガ ラス基板SUB1、SUB2を含む表示パネルPNLの マトリクス(AR)周辺の要部平面を、図6はその周辺 部を更に誇張した平面を、図7は図5及び図6のパネル 左上角部に対応するシール部SL付近の拡大平面を示す 図である。また、図8は図3の断面を中央にして、左側 に図7の8a-8a切断線における断面を、右側に映像 信号駆動回路が接続されるべき外部接続端子DTM付近 の断面を示す図である。同様に図9は、左側に走査回路 が接続されるべき外部接続端子GTM付近の断面を、右 側に外部接続端子が無いところのシール部付近の断面を 示す図である。

【0018】このパネルの製造では、小さいサイズであ ればスループット向上のため1枚のガラス基板で複数個 分のデバイスを同時に加工してから分割し、大きいサイ ズであれば製造設備の共用のためどの品種でも標準化さ 4

れた大きさのガラス基板を加工してから各品種に合った サイズに小さくし、いずれの場合も一通りの工程を経て からガラスを切断する。図5~図7は後者の例を示すも ので、図5、図6の両図とも上下基板SUB1、SUB 2の切断後を、図7は切断前を表しており、LNは両基 板の切断前の縁を、CT1とCT2はそれぞれ基板SU B1, SUB2の切断すべき位置を示す。いずれの場合 も、完成状態では外部接続端子群Tg,Td(添字略) が存在する(図で上下辺と左辺の)部分はそれらを露出 適用されるアクティブ・マトリクス方式カラー液晶表示 10 するように上側基板SUB2の大きさが下側基板SUB 1よりも内側に制限されている。端子群Tg, Tdはそ れぞれ後述する走査回路接続用端子GTM、映像信号回 路接続用端子DTMとそれらの引出配線部を集積回路チ ップCHIが搭載されたテープキャリアパッケージTC P(図18、図19)の単位に複数本まとめて名付けた ものである。各群のマトリクス部から外部接続端子部に 至るまでの引出配線は、両端に近づくにつれ傾斜してい る。これは、パッケージTCPの配列ピッチ及び各パッ ケージTCPにおける接続端子ピッチに表示パネルPN Lの端子DTM、GTMを合わせるためである。

【0019】透明ガラス基板SUB1、SUB2の間に はその縁に沿って、液晶封入口INJを除き、液晶LC を封止するようにシールパターンSLが形成される。シ ール材は例えばエポキシ樹脂から成る。上部透明ガラス 基板SUB2側の共通透明画素電極ITO2は、少なく とも一箇所において、本実施例ではパネルの4角で銀ペ ースト材AGPによって下部透明ガラス基板SUB1側 に形成されたその引出配線INTに接続されている。こ の引出配線INTは後述するゲート端子GTM、ドレイ 30 ン端子DTMと同一製造工程で形成される。

【0020】配向膜ORI1、ORI2、透明画素電極 ITO1、共通透明画素電極ITO2、それぞれの層 は、シールパターンSLの内側に形成される。偏光板P OL1、POL2はそれぞれ下部透明ガラス基板SUB 1、上部透明ガラス基板SUB2の外側の表面に形成さ れている。液晶LCは液晶分子の向きを設定する下部配 向膜ORI1と上部配向膜ORI2との間でシールパタ ーンSLで仕切られた領域に封入されている。下部配向 膜ORI1は下部透明ガラス基板SUB1側の保護膜P SV1の上部に形成される。

【0021】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板SUB2側で別個に種 々の層を積み重ね、シールパターンSLを基板SUB2 側に形成し、下部透明ガラス基板SUB1と上部透明ガ ラス基板SUB2とを重ね合わせ、シール材SLの開口 部INJから液晶LCを注入し、注入口INJをエポキ シ樹脂などで封止し、上下基板を切断することによって 組み立てられる。

【0022】《実施例の特徴点》次に、図1及び図2を 50 参照して実施例の特徴点、要点を説明するが、個々の具 体的な構成や他の部分との関連性等は《薄膜トランジスタTFT》以降の説明を参照されたい。なお、図2の一部分を拡大し、線欠陥や点欠陥を救済するためにレーザビームにより切断する箇所A~Hを示したのが、図1である。

【0023】ドレイン線DLは、ゲート線GLと交差する部分で並列に枝分かれする部分DL1、DL2を有する。従って、もしデータライン分岐線DL1とゲートラインGLとが短絡した場合は、図のA及びCの箇所を切断すればデータラインDLとゲートラインGLとの短絡は解消され、交差部を挟んで上下のデータラインは他方の分岐線DL2を通じて電気的接続が維持される。逆に、データライン分岐線DL2とゲートラインGLとが短絡した場合は、図のB及びDの箇所を切断すれば良く、同様に線欠陥が救済される。

【0024】薄膜トランジスタのドレイン電極SD2への配線DL3は、前述した公開公報に記載されているような並列分岐配線部DL1、DL2の一つから分岐するのではなく、その根本(共通バス部分)から分岐している。従って、線欠陥救済のため分岐線DL1、DL2を20切断しても、ドレイン分岐線DL3は切断箇所A-C、B-Dの間から分岐せず根本(共通バスライン)から分岐しているので、前記従来技術のような点欠陥を招く副作用は未然に防止される。

【0025】薄膜トランジスタ部での欠陥は次のように して救済される。

【0026】ソース、ドレイン電極SD1、SD2はトランジスタのチャンネル幅を決定する部分(半導体層AS上)では広い幅で形成され、画素電極ITO1、ドレイン分岐線SD3につながる部分L~Pは細い幅で形成 30され切断箇所E~Hの領域が形成される。ドレイン電極SD2とゲート電極GTが短絡した場合はE及び/又はFの箇所を切断して線欠陥を救済できる。ソース電極SD1とゲート電極GTが短絡した場合はG又はHの箇所を切断すれば点欠陥を救済できる。

【0027】データライン分岐線DL1、DL2及びソース、ドレイン電極への接続部L~Pは並行に配置されているので、図中ハッチで示したレーザ照射領域A~Hの長方形の方向を同一にしたり、更には図に示すようにその大きさまでをも同一とすることが可能である。この40ようにレーザ照射領域の形状や大きさを同じようにできるレイアウトにすれば、レーザ修正装置のレーザ光通過スリットの形状の変更幅を小さくしたり、不要とすることができ、手動修正の場合は大幅な労力低減を、自動の場合はスループット向上をもたらす。

【0028】また、データライン分岐線DL1、DL2 及びソース、ドレイン電極への接続部し~Pの並行部は 図で左右一直線に位置する箇所があるので、前述した労 力低減やスループット向上効果は更に大きくなる。

【0029】図1、2に示すように、データライン分岐 50

部DL1、DL2、薄膜トランジスタTFT1、TFT 2及び付加容量Caddは横方向にほぼ一直線に配列されているので、このような配置は開口率を高く維持でき、また、一画素や画素電極の形状もほば正方形にまとめることができるので特にモノクロ表示デバイスで効果的である。

6

【0030】データラインDLとゲートラインGLとの交差部に挿入されたi型半導体層AS1、AS2は両者間の短絡を防止する目的で設けられているが、それぞれ10をデータライン分岐部DL1、DL2ごとに分離して形成しているのは、半導体層に光があたるといわゆる光導通現象が起き分岐部DL1、DL2間が半導体層により導通してしまうという不具合を未然に防止するためである。なお、この交差部には基板SUB2側からの光は遮光膜BMによって遮られるが、基板SUB1側からの光を遮る層は設けられていない。

【0031】i型半導体層AS1、AS2の形状を単純な矩形にしていないのは次の狙いがあるからである。、例えば半導体層AS1は、その輪郭線がデータ線DLと重なる部分が上側で4直線分ある。従って、上方からのデータ線DLが半導体層AS1の段差を乗り越える方向は、上側、左側及び右側からの3方向となり、製造プロセス条件等により段差部におけるステップカバレッジの善し悪しに方向依存性がある場合、断線の確率を減らすことができる。

【0032】付加容量Cadd部に設けられた補助導電層d2、d3の構成及び役目については《保持容量素子Caddの構造》の節で後述する。

【0033】《薄膜トランジスタTFT》次に、図2、 図3を中心に、TFT基板SUB1側の構成を詳しく説 明まる

【0034】薄膜トランジスタTFTは、ゲート電極G Tに正のバイアスを印加すると、ソースードレイン間の チャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。

【0035】各画素には複数(2つ)の薄膜トランジス タTFT1、TFT2が冗長して設けられる。薄膜トランジスタTFT1、TFT2のそれぞれは、実質的に同 ーサイズ(チャネル長、チャネル幅が同じ)で構成さ

れ、ゲート電極GT、ゲート絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドープされていない) 非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。

50 【0036】《ゲート電極GT》ゲート電極GTは走査

信号線GLの幅を広げた(ドレイン線DLとの交差部に 比べ)部分で構成されている。ゲート電極GTは薄膜ト ランジスタTFT1、TFT2のそれぞれの能動領域を 越えるよう突出している。薄膜トランジスタTFT1、 TFT2のそれぞれのゲート電極GTは、一体に(共通 のゲート電極として)構成されており、走査信号線GL と兼用されている。本例では、ゲート電極GTは、単層 の第2導電膜g2で形成されている。第2導電膜g2と しては例えばスパッタで形成されたアルミニウム(A 1)膜が用いられ、その上にはA1の陽極酸化膜AOF が設けられている。

【0037】このゲート電極GTはi型半導体層ASを 完全に覆うよう(下方からみて)それより大き目に形成 され、i型半導体層ASに外光やバックライト光が当た らないよう工夫されている。

【0038】《走査信号線GL》走査信号線GLは第2 導電膜g2で構成されている。この走査信号線GLの第 2導電膜g2はゲート電極GTの第2導電膜g2と同一 製造工程で形成され、かつ一体に構成されている。ま けられている。

【0039】《絶縁膜GI》絶縁膜GIは、薄膜トラン ジスタTFT1、TFT2において、ゲート電極GTと 共に半導体層ASに電界を与えるためのゲート絶縁膜と して使用される。絶縁膜GIはゲート電極GTおよび走 査信号線GLの上層に形成されている。絶縁膜GIとし ては例えばプラズマCVDで形成された窒化シリコン膜 が選ばれ、1200~2700Åの厚さに(本実施例で は、2000 Å程度) 形成される。ゲート絶縁膜G I は 図7に示すように、マトリクス部ARの全体を囲むよう に形成され、周辺部は外部接続端子DTM、GTMを露 出するよう除去されている。絶縁膜GIは走査信号線G Lと映像信号線DLの電気的絶縁にも寄与している。

【0040】《i型半導体層AS》i型半導体層AS は、本例では薄膜トランジスタTFT1、TFT2のそ れぞれに独立した島となるよう形成され、非晶質シリコ ンで、200~2200 Åの厚さに(本実施例では、2 000Å程度の膜厚)で形成される。層 d Oはオーミッ クコンタクト用のリン (P) をドープしたN(+)型非晶 質シリコン半導体層であり、下側に i 型半導体層ASが 存在し、上側に導電層d2(d3)が存在するところの みに残されている

i型半導体層は走査信号線GLと映像信号線DLとの交 差部 (クロスオーバ部) の両者間にも設けられている。 この交差部のi型半導体層AS1、AS2は交差部にお ける走査信号線GLと映像信号線DLとの短絡を低減す る。

【0041】《透明画素電極 I TO1》透明画素電極 I TO1は液晶表示部の画素電極の一方を構成する。

【0042】透明画素電極ITO1は薄膜トランジスタ

TFT1のソース電極SD1および薄膜トランジスタT FT2のソース電極SD1の両方に接続されている。こ のため、薄膜トランジスタTFT1、TFT2のうちの 1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所(図1ではG, H)を切断し、そうでない場合は他方の薄膜トランジス

タが正常に動作しているので放置すれば良い。透明画素 電極ITO1は第1導電膜d1によって構成されてお り、この第1導電膜 d 1 はスパッタリングで形成された 透明導電膜 (Indium-Tin-Oxide ITO:ネサ膜) から なり、1000~2000Åの厚さに (本実施例では、 1400Å程度の膜厚)形成される。

【0043】《ソース電極SD1、ドレイン電極SD 2》ソース電極SD1、ドレイン電極SD2のそれぞれ は、N(+)型半導体層d0に接触する第2導電膜d2と その上に形成された第3導電膜d3とから構成されてお り、図1に示すように映像信号線 D L に、そこから枝分 かれしたドレイン分岐線DL3を介して接続されてい る。ドレイン分岐線DL3は少しふくらんだ部分Kがあ た、走査信号線GL上にもAIの陽極酸化膜AOFが設 20 るが、これは少しでも断線の確率を減らす狙いで設けら れている。

> 【0044】第2導電膜d2はスパッタで形成したクロ ム(Cr)膜を用い、500~1000Åの厚さに(本 実施例では、600Å程度)で形成される。Cr膜は膜 厚を厚く形成するとストレスが大きくなるので、200 ○ Å程度の膜厚を越えない範囲で形成する。 C r 膜はN (+)型半導体層 d O との接着性を良好にし、第3導電膜 d3のA1がN(+)型半導体層d0に拡散することを防 止する(いわゆるバリア層の)目的で使用される。第2 30 導電膜d2として、Cr膜の他に高融点金属(Mo、T i、Ta、W) 膜、高融点金属シリサイド (MoS i2、TiSi2、TaSi2、WSi2)膜を用いてもよ 11

【0045】第3導電膜d3はA1のスパッタリングで 3000~5000Åの厚さに(本実施例では、400 0 Å程度) 形成される。A1 膜はCr膜に比べてストレ スが小さく、厚い膜厚に形成することが可能で、ソース 電極SD1、ドレイン電極SD2および映像信号線DL の抵抗値を低減したり、ゲート電極GTやi型半導体層 ASに起因する段差乗り越えを確実にする(ステップカ バーレッジを良くする)働きがある。

【0046】第2導電膜d2、第3導電膜d3を同じマ スクパターンでパターニングした後、同じマスクを用い て、あるいは第2導電膜d2、第3導電膜d3をマスク として、N(+)型半導体層dOが除去される。つまり、 i 型半導体層AS上に残っていたN(+)型半導体層d0 は第2導電膜 d 2、第3導電膜 d 3以外の部分がセルフ アラインで除去される。このとき、N(+)型半導体層 d Oはその厚さ分は全て除去されるようエッチングされる 50 ので、i型半導体層ASも若干その表面部分がエッチン

40

グされるが、その程度はエッチング時間で制御すればよ 11

【0047】《映像信号線DL》映像信号線DLはソー ス電極SD1、ドレイン電極SD2と同層の第2導電膜 d2、第3導電膜d3で構成されている。映像信号線D Lはゲート線GLとの交差部で並列に枝分かれし、分岐 線DL1、DL2を形成している。

【0048】《保護膜PSV1》薄膜トランジスタTF Tおよび透明画素電極 I TO 1上には保護膜PSV 1が 設けられている。保護膜PSV1は主に薄膜トランジス 10 タTFTを湿気等から保護するために形成されており、 透明性が高くしかも耐湿性の良いものを使用する。保護 膜PSV1はたとえばプラズマCVD装置で形成した酸 化シリコン膜や窒化シリコン膜で形成されており、 1μ m程度の膜厚で形成する。

【0049】保護膜PSV1は図7に示すように、マト リクス部ARの全体を囲むように形成され、周辺部は外 部接続端子DTM,GTMを露出するよう除去され、ま た上基板側SUB2の共通電極COMを下側基板SUB 1の外部接続端子接続用引出配線 INTに銀ペーストA 20 GPで接続する部分も除去されている。保護膜PSV1 とゲート絶縁膜G I の厚さ関係に関しては、前者は保護 効果を考え厚くされ、後者はトランジスタの相互コンダ クタンスgmを薄くされる。従って図7に示すように、 保護効果の高い保護膜PSV1は周辺部もできるだけ広 い範囲に亘って保護するようゲート絶縁膜GIよりも大 きく形成されている。

【0050】《遮光膜BM》上部透明ガラス基板SUB 2側には、外部光又はバックライト光が i 型半導体層A に示す遮光膜BMの閉じた多角形の輪郭線は、その内側 が遮光膜BMが形成されない開口を示している。遮光膜 BMは光に対する遮蔽性が高いたとえばアルミニウム膜 やクロム膜等で形成されており、本実施例ではクロム膜 がスパッタリングで1300Å程度の厚さに形成され る。

【0051】従って、薄膜トランジスタTFT1、TF T2のi型半導体層ASは上下にある遮光膜BMおよび 大き目のゲート電極GTによってサンドイッチにされ、 外部の自然光やバックライト光が当たらなくなる。遮光 40 膜BMは各画素の周囲に格子状に形成され(いわゆるブ ラックマトリクス)、この格子で1画素の有効表示領域 が仕切られている。従って、各画素の輪郭が遮光膜BM によってはっきりとし、コントラストが向上する。つま り、遮光膜BMはi型半導体層ASに対する遮光とブラ ックマトリクスとの2つの機能をもつ。

【0052】透明画素電極ITO1のラビング方向の根 本側のエッジ部分(図2右下部分)も遮光膜BMによっ. て遮光されているので、上記部分にドメインが発生した としても、ドメインが見えないので、表示特性が劣化す 50

ることはない。

【0053】遮光膜BMは図6に示すように周辺部にも 額縁状に形成され、そのパターンはドット状に複数の開 口を設けた図2に示すマトリクス部のパターンと連続し て形成されている。周辺部の遮光膜BMは図6~図9に 示すように、シール部SLの外側に延長され、パソコン 等の実装機に起因する反射光等の漏れ光がマトリクス部 に入り込むのを防いでいる。他方、この遮光膜BMは基 板SUB2の縁よりも約0.3~1.0mm程内側に留 められ、基板SUB2の切断領域を避けて形成されてい

10

【0054】《保護膜PSV2》保護膜PSV2はたと えばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形 成されている。

【0055】《共通透明画素電極 I TO2》共通透明画 素電板ITO2は、下部透明ガラス基板SUB1側に画 素ごとに設けられた透明画素電極ITO1に対向し、液 晶LCの光学的な状態は各画素電極 I TO1と共通透明 画素電極 I TO2との間の電位差(電界)に応答して変 化する。この共通透明画素電極 I TO 2 にはコモン電圧 Vcomが印加されるように構成されている。本実施例で は、コモン電圧Vcomは映像信号線DLに印加される最 小レベルの駆動電圧V dminと最大レベルの駆動電圧V dmaxとの中間直流電位に設定されるが、映像信号駆動 回路で使用される集積回路の電源電圧を約半分に低減し たい場合は、交流電圧を印加すれば良い。なお、共通透 明画素電極 I TO2の平面形状は図6、図7を参照され たい。

【0056】《保持容量素子Caddの構造》透明画素電 Sに入射しないよう遮光膜BMが設けられている。図2 30 極ITO1は、薄膜トランジスタTFTと接続される端 部と反対側の端部において、隣りの走査信号線GLと重 なるように形成されている。この重ね合わせは、図4か らも明らかなように、透明画素電極ITO1を一方の電 極PL2とし、隣りの走査信号線GLを他方の電極PL 1とする保持容量素子(静電容量素子)Caddを構成す る。この保持容量素子Caddの誘電体膜は、薄膜トラン ジスタTFTのゲート絶縁膜として使用される絶縁膜G Iおよび陽極酸化膜AOFで構成されている。

> 【0057】保持容量素子Caddは走査信号線GLの第 2導電膜 g 2の幅を広げた部分に形成されている。な お、映像信号線DLと交差する部分の第2導電膜g2は 映像信号線DLとの短絡の確率を小さくするため細くさ れている。

> 【0058】保持容量素子Caddの電極PL1の段差部 において透明画素電極 I TO 1 が断線しても、その段差 をまたがるように形成された第2導電膜 d 2 および第3 導電膜 d 3 で構成された島領域によってその不良は補償 される。また、その段差部は図2に示すように上記島領 域で完全に覆われている。これはCr導電膜d2および A1導電膜d3のエッチング時間が長過ぎたりしたとき

に、AI導電膜d3と透明画素電極ITO1の間で電池 反応が起こ透明画素電極 I T O 1 が溶けるという不良を 防止するためである。

【0059】《ゲート端子部》図10は表示マトリクス の走査信号線GLからその外部接続端子GTMまでの接 続構造を示す図であり、(A)は平面であり(B)は (A)のB-B切断線における断面を示している。な お、同図は図7下方付近に対応し、斜め配線の部分は便 宜状一直線状で表した。

換えれば選択的陽極酸化のホトレジストパターンであ る。従って、このホトレジストは陽極酸化後除去され、 図に示すパターンAOは完成品としては残らないが、ゲ ート配線GLには断面図に示すように酸化膜AOFが選 択的に形成されるのでその軌跡が残る。平面図におい て、ホトレジストの境界線AOを基準にして左側はレジ ストで覆い陽極酸化をしない領域、右側はレジストから 露出され陽極酸化される領域である。陽極酸化されたA L層g2は表面にその酸化物A12O3膜AOFが形成さ の導電部が残るように適切な時間、電圧などを設定して 行われる。マスクパターンAOは走査線GLに単一の直 線では交差せず、クランク状に折れ曲がって交差させて いる。

【0061】図中AL層g2は、判り易くするためハッ チを施してあるが、陽極化成されない領域は櫛状にパタ ーニングされている。これは、A 1 層の幅が広いと表面 にホイスカが発生するので、1本1本の幅は狭くし、そ れらを複数本並列に束ねた構成とすることにより、ホイ 低限に押さえる狙いである。従って、本例では櫛の根本 に相当する部分もマスクAOに沿ってずらしている。

【0062】ゲート端子GTMは酸化珪素SIO層と接 着性が良くA1等よりも耐電触性の高いCr層g1と、 更にその表面を保護し画素電極 I TO1と同レベル(同 層、同時形成)の透明導電層 d 1 とで構成されている。 なお、ゲート絶縁膜GI上及びその側面部に形成された 導電層d2及びd3は、導電層d3やd2のエッチング 時ピンホール等が原因で導電層 g 2 や g 1 が一緒にエッ チングされないようその領域をホトレジストで覆ってい 40 ない。 た結果として残っているものである。又、ゲート絶縁膜 G I を乗り越えて右方向に延長された I TO層d 1 は同 様な対策を更に万全とさせたものである。

【0063】平面図において、ゲート絶縁膜GIはその 境界線よりも右側に、保護膜PSV1もその境界線より も右側に形成されており、左端に位置する端子部GTM はそれらから露出し外部回路との電気的接触ができるよ うになっている。図では、ゲート線GLとゲート端子の 一つの対のみが示されているが、実際はこのような対が 図7に示すように上下に複数本並べられ端子群Tg(図 50 12

6、図7)が構成され、ゲート端子の左端は、製造過程 では、基板の切断領域CT1を越えて延長され配線SH gによって短絡される。製造過程におけるこのような短 絡線SHgは陽極化成時の給電と、配向膜ORI1のラ ビング時等の静電破壊防止に役立つ。

【0064】《ドレイン端子DTM》図11は映像信号 線DLからその外部接続端子DTMまでの接続を示す図 であり、(A)はその平面を示し、(B)は(A)のB -B切断線における断面を示す。なお、同図は図7右上 【0060】A0は写真処理用のマスクパターン、言い 10 付近に対応し、図面の向きは便宜上変えてあるが右端方 向が基板SUB1の上端部(又は下端部)に該当する。 【0065】TSTdは検査端子でありここには外部回 路は接続されないが、プローブ針等を接触できるよう配 線部より幅が広げられている。同様に、ドレイン端子D TMも外部回路との接続ができるよう配線部より幅が広 げられている。検査端子TSTdと外部接続ドレイン端 子DTMは上下方向に千鳥状に複数交互に配列され、検 査端子TSTdは図に示すとおり基板SUB1の端部に 到達することなく終端しているが、ドレイン端子DTM れ下方の導電部は体積が減少する。勿論、陽極酸化はそ 20 は、図7に示すように端子群Td(添字省略)を構成し 基板SUB1の切断線CT1を越えて更に延長され、製 造過程中は静電破壊防止のためその全てが互いに配線S Hdによって短絡される。検査端子TSTdが存在する 映像信号線DLのマトリクスを挟んで反対側にはドレイ ン接続端子が接続され、逆にドレイン接続端子DTMが 存在する映像信号線DLのマトリクスを挟んで反対側に 〟は検査端子が接続される。

類【0066】 ドレイン接続端子DTMは前述したゲート 端子GTMと同様な理由でCr層g1及びITO層d1 スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最 30 の2層で形成されており、ゲート絶縁膜GIを除去した 部分で映像信号線DLと接続されている。ゲート絶縁膜 GIの端部上に形成された半導体層ASはゲート絶縁膜 GIの縁をテーパ状にエッチングするためのものであ る。端子DTM上では外部回路との接続を行うため保護 膜PSV1は勿論のこと取り除かれている。AOは前述 した陽極酸化マスクでありその境界線はマトリクス全体 をを大きく囲むように形成され、図ではその境界線から 左側がマスクで覆われるが、この図で覆われない部分に は層g2が存在しないのでこのパターンは直接は関係し

> 【0067】マトリクス部からドレイン端子部DTMま での引出配線は図8の(C)部にも示されるように、ド レイン端子部DTMと同じレベルの層d1,g1のすぐ 上に映像信号線DLと同じレベルの層d2,d3がシー ルパターンSLの途中まで積層された構造になっている が、これは断線の確率を最小限に押さえ、電触し易いA 1層d3を保護膜PSV1やシールパターンSLででき るだけ保護する狙いである。

> 【0068】《表示装置全体等価回路》表示マトリクス 部の等価回路とその周辺回路の結線図を図12に示す。

同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ARは複数の画素を二次元状に配列したマトリクス・アレイである。

【0069】図中、Xは映像信号線DLを意味する。Y は走査信号線GLを意味し、添字1,2,3,…,end は走査タイミングの順序に従って付加されている。

【〇〇7〇】映像信号線X(添字省略)は交互に上側 (または奇数)映像信号駆動回路He、下側(または偶数)映像信号駆動回路Hoに接続されている。

【0071】走査信号線Y(添字省略)は垂直走査回路 Vに接続されている。

【0072】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置)からのCRT(陰極線管)用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路 である。

【0073】《保持容量素子Caddの働き》保持容量素子Caddは、薄膜トランジスタTFTがスイッチングするとき、中点電位(画素電極電位)Vlcに対するゲート電位変化ΔVgの影響を低減するように働く。この様子を式で表すと、次のようになる。

[0074]

 $\Delta V1c = \{Cgs/(Cgs+Cadd+Cpix)\} \times \Delta Vg$ ここで、Cgsは薄膜トランジスタTFTのゲート電極G Tとソース電極SD1との間に形成される寄生容量、C pixは透明画素電極ITO1 (PIX)と共通透明画素電極ITO2 (COM) との間に形成される容量、 ΔV lcは ΔVg による画素電極電位の変化分を表わす。この変化分 $\Delta V1c$ は液晶しCに加わる直流成分の原因となるが、保持容量Caddを大きくすればする程、その値を小さくすることができる。また、保持容量素子Caddは放電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。液晶しCに印加される直流成分の低減は、液晶しCの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。

【0075】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバラップ面積が増え、従って寄生容量Cgsが大きくなり、中点電位40Vlcはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる。

【0076】保持容量素子Caddの保持容量は、画素の 書込特性から、液晶容量Cpixに対して4~8倍(4・C pix<Cadd<8・Cpix)、寄生容量Cgsに対して8~3 2倍(8・Cgs<Cadd<32・Cgs)程度の値に設定す る。

【0077】保持容量電極線としてのみ使用される初段 50 圧化成)。これは均一なA12O3膜を得る上で大事なこ

14

の走査信号線GL(Yo)は共通透明画素電極ITO2 (Vcom)と同じ電位にする。図7の例では、初段の走査信号線は端子GTO、引出線INT、端子DTO及び 外部配線を通じて共通電極COMに短絡される。或い は、初段の保持容量電極線Yoは最終段の走査信号線Ye ndに接続、Vcom以外の直流電位点(交流接地点)に接続するかまたは垂直走査回路Vから1つ余分に走査パル スYoを受けるように接続してもよい。

【0078】《製造方法》つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図13~図15を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図3に示す画素部分、右側は図10に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Dを除き工程A~工程Iは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。

【0079】 工程A、図13

7059ガラス(商品名)からなる下部透明ガラス基板 SUB1の両面に酸化シリコン膜SIOをディップ処理 により設けたのち、500℃、60分間のベークを行な う。下部透明ガラス基板SUB1上に膜厚が1100Åのクロムからなる第1導電膜g1をスパッタリングにより設け、写真処理後、エッチング液として硝酸第2セリウムアンモニウム溶液で第1導電膜g1を選択的にエッ サングする。それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化バスラインSHg、ドレイン端子DTMを短絡するバスラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化パスラインSHgに接続された陽極酸化パッド(図示せず)を形成する。

【0080】工程B、図13

膜厚が2800ÅのA1-Pd、A1-Si、A1-Si、A1-Si-Ti、A1-Si-Cu等からなる第2導電膜g2をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエッチングする。

【0081】工程C、図13

写真処理後(前述した陽極酸化マスクA〇形成後)、3 %酒石酸をアンモニアによりPH6.25±0.05に調整した溶液をエチレングリコール液で1:9に稀釈した液からなる陽極酸化液中に基板SUB1を浸漬し、化成電流密度が0.5mA/cm²になるように調整する(定電流化成)。次に所定のA12〇3膜厚が得られるのに必要な化成電圧125Vに達するまで陽極酸化を行う。その後この状態で数10分保持することが望ましい(定電圧化成)。これは物一な人10〇3贈を得るとで土事なことがは、これは物一な人10〇3贈を得るとで土事なことがは、これは物一な人10〇3贈を得るとで土事なこ

とである。それによって、導電膜g2を陽極酸化され、 走査信号線GL、ゲート電極GTおよび電極PL1上に 膜厚が1800Aの陽極酸化膜AOFが形成される 工程D、図14

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が2000Åの窒化Si膜を設 け、プラズマCVD装置にシランガス、水素ガスを導入 して、膜厚が2000Åのi型非晶質Si膜を設けたの ち、プラズマCVD装置に水素ガス、ホスフィンガスを ける。

【0082】工程E、図14

写真処理後、ドライエッチングガスとしてSF6、CC 14を使用してN(+)型非晶質Si膜、i型非晶質Si 膜を選択的にエッチングすることにより、i型半導体層 ASの島を形成する。

【0083】工程F、図14

写真処理後、ドライエッチングガスとしてSF6を使用 して、窒化Si膜を選択的にエッチングする。

【0084】工程G、図15

膜厚が1400ÅのITO膜からなる第1導電膜d1を スパッタリングにより設ける。写真処理後、エッチング 液として塩酸と硝酸との混酸液で第1導電膜 d 1を選択 的にエッチングすることにより、ゲート端子GTM、ド レイン端子DTMの最上層および透明画素電極 ITO1 を形成する。

【0085】工程H、図15

膜厚が600ÅのCrからなる第2導電膜d2をスパッ タリングにより設け、さらに膜厚が4000ÅのA1-Pd、Al-Si、Al-Si-Ti、Al-Si-C 30 u等からなる第3導電膜d3をスパッタリングにより設 ける。写真処理後、第3導電膜d3を工程Bと同様な液 でエッチングし、第2導電膜d2を工程Aと同様な液で エッチングし、映像信号線DL、ソース電極SD1、ド レイン電極SD2を形成する。つぎに、ドライエッチン グ装置にCC14、SF6を導入して、N(+)型非晶質S i膜をエッチングすることにより、ソースとドレイン間 のN(+)型半導体層d0を選択的に除去する。

【0086】工程 I、図15

プラズマCVD装置にアンモニアガス、シランガス、窒 40 素ガスを導入して、膜厚が1μmの窒化Si膜を設け る。写真処理後、ドライエッチングガスとしてSF6を 使用した写真蝕刻技術で窒化Si膜を選択的にエッチン グすることによって、保護膜PSV1を形成する。

【0087】《液晶表示モジュールの全体構成》図16 は、液晶表示モジュールMDLの各構成部品を示す分解 斜視図である。

【0088】SHDは金属板から成る枠状のシールドケ ース(メタルフレーム)、LCWその表示窓、PNLは 液晶表示パネル、SPBは光拡散板、MFRは中間フレ 50 ウンボンディング法により接続される。端子TTB, T

16

ーム、BLはバックライト、BLSはバックライト支持 体、LCAは下側ケースであり、図に示すような上下の 配置関係で各部材が積み重ねられてモジュールMDLが 組み立てられる。

【0089】モジュールMDLは、シールドケースSH Dに設けられた爪CLとフックFKによって全体が固定 されるようになっている。

【0090】中間フレームMFRは表示窓しCWに対応 する開口が設けられるように枠状に形成され、その枠部 導入して、膜厚が300AのN(+)型非晶質Si膜を設 10 分には拡散板SPB、バックライト支持体BLS並びに 各種回路部品の形状や厚みに応じた凹凸や、放熱用の開 口が設けられている。

> 【0091】下側ケースLCAはバックライト光の反射 体も兼ねており、効率のよい反射ができるよう、蛍光管 BLに対応して反射山RMが形成されている。

> 【0092】《表示パネルPNLと駆動回路基板PCB 1》図17は、図5等に示した表示パネルPNLに映像 信号駆動回路He、Hoと垂直走査回路Vを接続した状 態を示す上面図である。

【0093】CHIは表示パネルPNLを駆動させる駆 動ICチップ(下側の3個は垂直走査回路側の駆動IC チップ、左右の6個ずつは映像信号駆動回路側の駆動 I Cチップ)である。TCPは図18、図19で後述する ように駆動用ICチップCHIがテープ・オートメイテ 「ィド・ボンディング法(TAB)により実装されたテー プキャリアパッケージ、PCB1は上記TCPやコンデ されている。FGPはフレームグランドパッドであり、 シールドケースSHDに切り込んで設けられたバネ状の 破片FGが半田付けされる。FCは下側の駆動回路基板 PCB1と左側の駆動回路基板PCB1、および下側の 駆動回路基板PCB1と右側の駆動回路基板PCB1と を電気的に接続するフラットケーブルである。フラット ケーブルFCとしては図に示すように、複数のリード線 (りん青銅の素材にSn鍍金を施したもの)をストライ プ状のポリエチレン層とポリビニルアルコール層とでサ ンドイッチして支持したものを使用する。

【0094】《TCPの接続構造》図18は走査信号駆 動回路Vや映像信号駆動回路He,Hoを構成する、集 積回路チップCHIがフレキシブル配線基板に搭載され たテープキャリアパッケージTCPの断面構造を示す図 であり、図19はそれを液晶表示パネルの、本例では映 像信号回路用端子DTMに接続した状態を示す要部断面 図である。

【0095】同図において、TTBは集積回路CHIの 入力端子・配線部であり、TTMは集積回路CHIの出 力端子・配線部であり、例えばCuから成り、それぞれ の内側の先端部(通称インナーリード)には集積回路C HIのポンディングパッドPADがいわゆるフェースダ

TMの外側の先端部(通称アウターリード)はそれぞれ 半導体集積回路チップCHIの入力及び出力に対応し、 半田付け等によりCRT/TFT変換回路・電源回路S UPに、異方性導電膜ACFによって液晶表示パネルP NLに接続される。パッケージTCPは、その先端部が パネルPNL側の接続端子DTMを露出した保護膜PS V1を覆うようにパネルに接続されており、従って、外 部接続端子DTM(GTM)は保護膜PSV1かパッケ ージTCPの少なくとも一方で覆われるので電触に対し て強くなる。

【0096】BF1はポリイミド等からなるベースフィ ルムであり、SRSは半田付けの際半田が余計なところ へつかないようにマスクするためのソルダレジスト膜で ある。シールパターンSLの外側の上下ガラス基板の隙 間は洗浄後エポキシ樹脂EPX等により保護され、パッ ケージTCPと上側基板SUB2の間には更にシリコー ン樹脂SILが充填され保護が多重化されている。

【0097】《駆動回路基板PCB2》中間フレームM FRに保持・収納される液晶表示部LCDの駆動回路基 板PCB2は、図31に示すように、L字形をしてお り、IC、コンデンサ、抵抗等の電子部品が搭載されて いる。この駆動回路基板PCB2には、1つの電圧源か ら複数の分圧した安定化された電圧源を得るための電源 回路や、ホスト(上位演算処理装置)からのCRT(陰 極線管) 用の情報をTFT液晶表示装置用の情報に変換 する回路を含む回路SUPが搭載されている。CJは外 部と接続される図示しないコネクタが接続されるコネク タ接続部である。駆動回路基板PCB2とインバータ回 路基板 PCB3とはバックライトケーブルにより中間フ レームMFRに設けたコネクタ穴を介して電気的に接続 30 される。

【0098】駆動回路基板PCB1と駆動回路基板PC B2とは折り曲げ可能なフラットケーブルFCにより電 気的に接続されている。組立て時、駆動回路基板PCB 2は、フラットケーブルFCを180°折り曲げることに より駆動回路基板PCB1の裏側に重ねられ、中間フレ ームMFRの所定の凹部に嵌合される以上、本発明を実 施例に沿って説明したが本発明はこれらに限定されるも のではなく、例えば、本発明は薄膜トランジスタを使用 したエレクトロルミネセント表示装置にも適用できる。 【0099】また、実施例ではドレイン線をゲート線と の交差部で分岐させたが、同様な考え方でゲート線をド レイン線との交差部で並列に分岐させ、ゲート電極への 配線をバス共通部分から分岐させるようにしてもよい。 更には、並列分岐数は2つに限らず3つ以上でもよい。 [0100]

【発明の効果】本発明の一実施例によれば、ドレイン線 をゲート線との交差部で並列に分岐させ、ドレイン電極 への配線をバス共通部分から分岐させているので、線欠 陥を救済でき、そのために点欠陥が生じるという副作用 50 SUB…透明ガラス基板、GL…走査信号線、DL…映

も未然に防止できる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す平面図である。

【図2】この発明が適用されるアクティブ・マトリック ス方式のカラー液晶表示装置の液晶表示部の一画素とそ の周辺を示す要部平面図である。

18

【図3】図2の3-3切断線における1画素とその周辺 を示す断面図である。

【図4】図2の4-4切断線における付加容量Caddの 10 断面図である。

【図5】表示パネルのマトリクス周辺部の構成を説明す るための平面図である。

【図6】図5の周辺部をやや誇張し更に具体的に説明す るためのパネル平面図である。

【図7】上下基板の電気的接続部を含む表示パネルの角 部の拡大平面図である。

【図8】マトリクスの画素部を中央に、両側にパネル角 付近と映像信号端子部付近を示す断面図である。

【図9】左側に走査信号端子、右側に外部接続端子の無 20 いパネル縁部分を示す断面図である。

【図10】ゲート端子GTMとゲート配線GLの接続部 近辺を示す平面と断面の図である。

【図11】ドレイン端子DTMと映像信号線DLとの接 統部付近を示す平面と断面の図である。

【図12】アクティブ・マトリックス方式のカラー液晶 表示装置のマトリクス部とその周辺を含む回路図であ る。

【図13】基板SUB1側の工程A~Cの製造工程を示 す画素部とゲート端子部の断面図のフローチャートであ

【図14】基板SUB1側の工程D~Fの製造工程を示 す画素部とゲート端子部の断面図のフローチャートであ る。

【図15】基板SUB1側の工程G~Iの製造工程を示 す画素部とゲート端子部の断面図のフローチャートであ

【図16】液晶表示モジュールの分解斜視図である。

【図17】液晶表示パネルに周辺の駆動回路を実装した 状態を示す上面図である。

【図18】駆動回路を構成する集積回路チップCHIが フレキシブル配線基板に搭載されたテープキャリアパッ ケージTCPの断面構造を示す図である。

【図19】テープキャリアパッケージTCPを液晶表示 パネルPNLの映像信号回路用端子DTMに接続した状 態を示す要部断面図である。

【図20】周辺駆動回路基板PCB1(上面が見える) と電源回路回路基板PCB2(下面が見える)との接続 状態を示す上面図である。

【符号の説明】

1/4/05, EAST Version: 2.0.1.4

像信号線、GI…絶縁膜、GT…ゲート電極、AS…i型半導体層、SD…ソース電極またはドレイン電極、PSV…保護膜、BM…遮光膜、LC…液晶、TFT…薄膜トランジスタ、ITO…透明画素電極、g.d…導電膜、Cadd…保持容量素子、AOF…陽極酸化膜、AO…陽極酸化マスク、GTM…ゲート端子、DTM…ドレ

イン端子、SHD…シールドケース、PNL…液晶表示パネル、SPB…光拡散板、MFR…中間フレーム、BL…バックライト支持体、LCA…下側ケース、RM…バックライト光反射山、(以上添字省略)。


20

【図1】 【図2】 図 1 **2** 2 ドレイン分枝酸 DL3 GL (g 2) ゲートライン ゲート電極 SD2(42, 43) ドレイン電響 幕膜トランジスタ ゲートライン TO1 (d1) SD1 (42, 43) AS 非晶質Si ·BM | ブラックマトリクス d 2, d 3 -DL (d2, d3) 付加客量 --タライン Cadd TFTZ DL2 テータライ ン分岐線 BM DL(42, 43) ブラックマトリクス SD1 (d2, d3) テータライン [TO1 (d1) ソース電復 西菜電板 【図3】 図 3 【図4】 BM ITO2 (COM) POL2 -SIO 図 4 SUB2 SIO IT01, 41 P8V2 LC ORII GI - 510 PLI SUB1


1/4/05, EAST Version: 2.0.1.4

1 T O 1 , di

【図5】




【図6】




1/4/05, EAST Version: 2.0.1.4

【図7】




【図8】

図8




【図18】




1/4/05, EAST Version: 2.0.1.4

【図9】




【図10】


図10



1/4/05, EAST Version: 2.0.1.4




【図12】




1/4/05, EAST Version: 2.0.1.4

【図13】





【図14】




1/4/05, EAST Version: 2.0.1.4

【図15】





1/4/05, EAST Version: 2.0.1.4



フロントページの続き

(72)発明者 佐藤 幸宏

千葉県茂原市早野3300番地 株式会社日立

製作所茂原工場内

(72)発明者 大和田 淳一

千葉県茂原市早野3300番地 株式会社日立

製作所茂原工場内

(72)発明者 近藤 裕則

千葉県茂原市早野3300番地 株式会社日立

製作所茂原工場内

(72)発明者 月井 教男

千葉県茂原市早野3300番地 株式会社日立

製作所茂原工場内